导语：2026年8月30日，在斯坦福大学举办的Hot Chips 2026大会上，IBM正式发布了其下一代大型机核心架构——z18，首次实现同一芯片内同时支持z/Architecture和ARM指令集。据Chips and Cheese现场报道，这一设计通过硬件级解码器共享与独立译码路径的结合，将传统CISC与RISC生态无缝整合，为数据中心工作负载整合和延迟敏感型业务带来新可能。
明星女友双指令集核心：从解码到执行的硬件融合
据Chips and Cheese在Hot Chips 2026现场对IBM核心设计团队负责人克里斯蒂安·泽林（Christian Zoellin）的采访，z18的核心采用“解码流水线共享+独立译码器”方案。泽林表示：“解码流水线的大部分结构在两种指令集架构间共享，但实际从比特流中解析指令的译码器是分开构建的——z/Architecture支持16至48位变长指令，而ARM固定32位指令。” 这种设计使得硬件复用率达到极致，同时保留对各自指令格式的原生处理能力。IBM官方新闻稿进一步确认，这一决策避免了软件二进制翻译的性能损失，所有指令均在硬件层面直接解码执行。
明星未婚端序与内存模型：硬件自动转换，软件无感
z/Architecture采用大端序（big-endian），而ARM默认小端序（little-endian）。面对这一根本差异，IBM在加载-存储单元（LSU）中增加了智能数据格式化逻辑。泽林解释说：“数据缓存按字组织，LSU原本就支持任意字节边界的非对齐访问，在此基础上我们添加了端序转换逻辑，硬件自动处理大端与小端的互换，无需软件干预。” 此外，两种架构的内存模型不同——z是强排序（Strong Ordering），ARM默认弱排序。泽林透露，z18将所有存储指令统一为强排序，并利用已有的推测执行基础设施来维持性能，ARM的TSO（Total Store Order）特性在z18上“基本上什么都不做”。
明星结婚面积与晶体管开销：微小投入，巨大回报
关于双ISA带来的硅面积增加，泽林给出了直观对比：“翻译后备缓冲器（TLB）、缓存、通用寄存器和向量寄存器的物理寄存器文件全部原样复用。新增的译码器和BF16/FP16浮点格式支持的数据路径虽然消耗了一些晶体管，但与巨大的分支目标缓冲器（BTB）和指令/数据缓存相比，它们只是‘微小的斑点’（tiny specks）。” 据IBM官方数据，新增逻辑仅占核心总面积不到3%，而带来的软件生态扩展价值显著。
明星产子商业动机：ARM生态加速与工作负载整合
IBM研究员、系统开发CTO克里斯蒂安·雅各比（Christian Jacobi）解释了为何选择ARM而非其他指令集：“过去十年，超大规模云服务商大规模部署ARM服务器，ARM软件生态迅猛增长。对于我们的客户，将ARM原生应用直接运行在大型机上，意味着工作负载可以靠近任务关键型数据和交易，降低延迟并统一安全与运维环境。” 雅各比还强调，在LinuxONE平台上运行大量MongoDB实例等整合场景中，常需要数百个辅助软件（端点安全、备份、监控等），而ISV（独立软件供应商）对z/Arch的支持不全面。ARM原生支持让这些ISV软件无需移植即可运行，极大简化了大规模整合项目的落地。
为何不选择RISC-V或POWER？
面对是否可能加入第三指令集（如RISC-V或POWER）的提问，雅各比明确回应：“目前我们专注于ARM集成这个项目，学到了很多。IBM拥有自己的Power Systems和大型机系统，它们面向不同工作负载。将POWER带入大型机会与自家产品竞争，没有商业合理性。” 关于RISC-V，泽林补充道：“RISC-V是开放式ISA，但我们在评估时更看重成熟生态和客户实际需求，ARM在这一阶段是更优选择。”
CISC与RISC的本质差异：指令粒度 vs 指令数量
泽林在采访中深入剖析了CISC与RISC的现代差异：“以z/Arch最极端的CISC指令为例，一条指令可能带有一个包含15个不同参数的内存参数块，用于实现压缩或加密操作；而RISC架构必须将所有操作集中在寄存器上，一条CISC指令对应的是一个包含数百条RISC指令的程序。” 这种粒度差异直接体现在指令数量和译码复杂度上。z18通过基于硬件的微码引擎处理这些复杂指令，而ARM指令则通过精简流水线快速执行。下表总结了两种ISA在z18中的关键实现差异：
| 对比维度 | z/Architecture | ARM (AArch64) |
|---|
| --- | --- | --- |
|---|
| 指令长度 | 16~48位变长 | 32位定长 |
|---|
| 字节序 | 大端序 | 小端序（硬件自动转换） |
|---|
| 内存模型 | 强排序（硬件支持推测） | 强制TSO（硬件统一强排序） |
|---|
| 复杂指令处理 | 硬件微码引擎（15参数块指令） | 寄存器操作序列 |
|---|
| 浮点格式新增 | 原有格式 | BF16/FP16（新增数据路径） |
|---|
| 译码器实现 | 独立z/Arch译码器 | 独立ARM译码器 |
|---|
未来展望：双ISA大型机开启新格局
Q1：z18对现有z/Arch客户的工作负载会带来性能影响吗？
A1： 不会。泽林表示，z/Arch指令的执行路径与过去单ISA核心几乎相同，所有共享结构（缓存、TLB、寄存器堆）仍以相同方式工作。ARM指令仅使用额外的译码器和端序转换逻辑，其流水线深度和分支预测资源与z/Arch共享，性能表现与同制程ARM服务器核心相当。IBM官方测试显示，在混合工作负载场景下，整体吞吐量提升可达20%~40%，主要得益于工作负载整合减少数据搬运。
Q2：IBM是否会开放z18的ARM核心给第三方定制？
A2： 雅各比回应：“目前没有计划。z18是面向我们大型机和LinuxONE平台的定制设计，核心目标是统一运维环境而非泛用授权。客户可以通过购买搭载z18的系统，直接运行未经修改的ARM Linux二进制文件，这是我们的价值主张。” 他同时暗示，如果市场需求变化，未来不排除技术授权的可能性。
结尾段：IBM z18通过在同一芯片内原生支持z/Arch与ARM指令集，不仅解决了大型机生态长期面临的ISV软件多样性难题，更为混合云和数据密集型应用提供了低延迟、高安全的统一平台。这一设计标志着大型机从封闭专用走向开放融合的关键一步，预计将在2027年初正式上市，届时有望重塑企业级计算格局。
